

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

51-135381

(43) Date of publication of application: 24.11.1976

(51)Int.CI.

H01L 29/80 H01L 21/302 H01L 21/22

(21)Application number: 50-060437

(71)Applicant: MATSUSHITA ELECTRONICS CORP

(22)Date of filing:

19.05.1975

(72)Inventor: YAMAGUCHI TOSHIHARU

SUGUMOTO SUSUMU

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PURPOSE: To increase the essential impurity density of the gate area and to prevent any patential distribution by the gate current by enlarging cross sectional area of the gate gril in the longitudinal type multichannel JFET.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office



(日) 教記号なし (特許法第38条ただし書の規定による特許出願)

> 昭和 50年 5月19 日

特許庁長官歐

1 発明の名称

セインウホウホウ ヘントウタイソウ チ 半導体装置をよびその製造方法

2 特許請求の範囲に記載された発明の数

大阪肝門食市大学門食1006香地学70/97ンショウザウ 松下電子工業株式会社内で £

等許出題人 住 所 8 * 代表者

靐

æ

· 5 代

大阪府門其市大字門其1006番地。 (584) 松下電子工業 株式 会社 Ξ 情 ₩ 571

大阪府門其市大字門真 1006 發地 松下证券量業株式会社內心 中屋数男 [連絡先 電話(東京) 463-3111 特許分案]

6 総付書類の目録

- (1) 劈
- (2) 🛭 面 # (3) Œ 方山 阿 在

(ほか1名)

(19) 日本国特許庁

公開特許公報

①特開昭 51-135381

昭51. (1976)11.24 43公開日

2)特願昭 50-60437

22出願日 昭初(1975)5.19

未請求 審査請求

(全5頁)

庁内整理番号 6426 57 7113 57 6684 57

52日本分類

99(S)E3 9957C3 99151B1Z 51) Int. C12.

HOIL 29/80 HOIL 21/302 HOIL ZI/ZZ

咡

j

半導体整度かよびその製造方法

2、券許請求の範囲

→導電型の単導体基板の一主団に選択的に 設けられた各絶象層の下部に前記半導体基根と 反対導電型のゲート領域を有し、前記ゲート領 域と同一等電型の高不純物造度層を抑配差象層 内に前記ダート領域と益するように設け、前記 半導体基核の一主面をソース領域とし他の主面 をドレイン領域とすることを特徴とする半導体

一選重型の単導体基根表面を受り組織被算 に存取した窓を通して曽配半導体基板と反対導 登型の不能物数数層を設ける工程と、前配不能 **歯拡致層の表面を前記絶象被覆のエッチング**液 シェび 前記半導体 基板の ニッテング 液化 耐える 耐食膜で受り工程と、静配不執物拡散層の製面 > よび前記不統物拡致層に隣接する前配単導体 益板表面の前配節級被膜を除去して難出する前 記不統物拡致層と前記不統物拡散層に隣接する **約記半導体基板とに降を設ける工程と、前配剤** 女 展 を 飲 去 し 前 記 罪 と 前 記 不 純 物 拡 散 層 表 節 に 絶縁層を設ける工程と、前配絶無被膜の提部を 除去し、前記半導体基礎表面シよび前記絶象層 表面に電極を形成する工程とを僻えたことを収 なとする半導体装置の製造方法。

N別半導体は収表面を受り込みを頂に分数 した窓を通して翻案化合物の不純物拡散層を設 け、拡散時に前記不統物拡散層表面に形成され た故膜を残存させる工程と、前配不執物拡散層 の表面をよび的配不純物拡数層に発接する前配 半導体技術、表面の前記絶縁を膜を除去して輝出 ナる 前配不 純 物 拡 散 暦 と 前 配 不 純 物 拡 散 周 と に 路接する前記半導体基板とに器を設ける工程と、 節配絶縁物被膜の表部を除去し前配半導体基故 改造シェび前記絶象層表面に電極を形成する工 租とを備えたことを特徴とする半導体委屈の数 益方法。

発明の評細な説明

本発明は1個もしくは複数個のチャンキルを有 する半導体装置、 特に接合型電界効果トランジス ッポよびその製造方法に関するものでもる。

従来の扱合型電界効果トランジスタとしては、 第1回a、 bで示すような扱合型電界効果トラン ジスタがよく知られている。

特問 8251-13 53 81(2) をグート領域として利用しているが、 P 担当場体 なをテャンネルとして N 超半導体層をグート領域とする構造のものもよく知られている。 そして、かかる委合型電界効果トランジスタは周知の不能 領拡散技術、 選択硬化技術等を駆使して製作されるのが普通である。

本発明はかかる不都合を確実に換除することのできる構造を具備した接合変電界効果トランジスタかよびその製造方法を提供することを目的とするもので、ゲート優越上に、これと同一導電型で高い不純物浸度を有する半導体層を設け、ゲート優数の実質的な不純物速度を高めるとともに、併せてゲート格子の断面積を大きくしたことを特徴としている。

以下に本苑明を図面とともに説明する。

 ってかとまれてかり、配化シリコン絶数層5の下部でグート 仮域 4 と一体となって格子状を呈し、その一部がグート 電板 6 に接続されている。 第1回 a , b で示した従来の扱合型電界効果トラ

また、 P⁺型シリコン関下を十分な厚さをもつ酸化 シリコン絶象層 5 で包囲したことによって、ゲー ト容量の低波とゲート耐圧の向上の面で効果が突 される。

なか、第2図a,bで示した実施例ではN型半. 海体層をティンネルとして利用しP型半導体層を グート領域として利用しているが、P型半導体は をチャンネルとして利用し、N型半導体層をグー ト領域とする場合にも本発明を適用出来ることは 明らかである。

第3回 a ~ A は、接合型電界効果トランジスタの1つのゲート 仮域と、これに関連した低域部を拡大し、この部分の製造工程を示す図である。

第3日 a は、ゲート窓形成のための工程で、N 型シリコン基板1の上に形成した酸化シリコン膜 8と窓化シリコン膜 8とからなる二層構造膜に、 周知の写真会対処理を施すことによってゲート窓 1 O を形成する。次いで、この密1 O を通して P 型不純物の拡散を行い、ゲート領域4 を形成した のち、ゲート領域4 の表面上に酸化シリコン膜 8 なりびにシリコン基板1をエッテングするための 特別 昭51--135381(3) エッチング液に耐える耐食扱(1 を形成する。と とで、ゲート領域4の製面層は不執物拡散により 高不納物機度関でとなるととは必然的である第3 関か。

以上の処理が充了したのち、耐食額11を飲去 してゲート値域4表面を完全に課品させ、引き級。 いて数化シリコン過費服のを成長させることによ

□ ってはる図』で示すように、ゲートの高不能を設 配別でを受化シリコン的機関5とゲート 個域4と によって包囲する。とのようにして、接合型型を 効果トランジスタの基本部分を形成したのちら、次 、いて、酸化シリコン酸の、酸化シリコン酸の びに酸化シリコン 熱機関5の一部をエッテングし、 ソース個域となるシリコン 板切1の凸部 表示の ではなるシリコン 板板1の凸部 表示の を算量させ 第3回 で、最後にソース 電低3を形成 するととによって接合型電界効果トランジスタの 型金が完了する。

以上の観査方法では一導電型の半導体基板表面にこれと反対導電型の不動物拡散層を形成し、さらに、その姿面に耐食膜を設けたのであるが、半導体基板としてN型のものを用い、不純物拡散版にとてP型の三酸化母素(B₂O₃),三臭化母素(BB₁₃)あるいは三塩化母素(BC₁₃)等のいわゆる環化合物を使用すると、かかる不純物拡散により形成された高不純物濃度層の表面には、CO
拡致処理工程で自然に耐食膜が形成されることになる。この拡散により形成される耐食膜は、HP-

NH₄F系の取化シリコン膜エッチング液を5びK HNO₃-H₃PO₄-HF系のシリコン蓝根エッチング液に 対する耐食膜として機能的に利用することができる。

すなわち先述の国3図 a ~ b に示す製造方法に ⇒いて、半導体基板 1 を N 型 の b の と し 不能物拡 放局 4 を b 述の 研索 化 合物 と し た 場 合 に は 、 餌 3 図 b に ⇒ い て 耐 全 膜 1 1 は 不 純 物 の 鉱 数 処 理 と 同 時 に 形 成 される の で 工 粗 数 が 減る こ と に な る。

以上説明してきたところから明らかなように、本発明の絶縁層内にゲート領域と母するようにゲート領域と母するようにが、中海体装置である接合型電界効果トランスタでは、ゲート格子を強れるゲート電視に基く電位分布が従来のものにくらべて減少するものととなり、したがって、各チャンネルのピンチョフ電圧が小さくなり、入出力特性ならびにスイッテング特性、耐久性が改習され大なる効果を奏することができる。

また、本発明の製造方法は半導体基板製面に不

特別 昭51-135381(4)

代理人の氏名 弁理士 中 尾 敏 男 ほか1名


4、図図の簡単な説明

解1回a, bは複数のティンネルを有する従来の級合型電界効果トランジスタの構造を示す図。 第2回a, bは本発明化かかる級合型電界効果トランジスタの構造を示す図。第3回a~ b は本発明の製造方法を説明するための製造工程図である
1 ・・・・ N 型シリコン基板、2・・・・ ティンネル、3・・・・ ソース電極、4・・・・ ゲート電極、


. 5・・・・・ 数化シリコン勘録用、8・・・・・ ゲート電n 極、7・・・・・ 数化シリ

第 1 図

a 6 3 2



郭 3 図



7 6 前記以外の発明者および代理人

(1) 発明者

住 所 大阪府門真市大字門真1006番地 松下電子工業株式会社內 氏 名 直 本

(2) 代理人 住商大阪府門真市大字門真1006番地 松下電器産業株式会社内 八名(6152) 弁理士 粟 野 重 孝